Nya utvecklingsverktyg för FPGA lösningar har gett plats för nya designmetoder, simuleringar av där flyt- och fixtalsmodeller och generering av kod görs i samma miljö. Syftet med detta examensarbete är testa en signalbehandlingsalgoritm i en FPGA med hjälp av ett sådant verktyg. Den valda algoritmen är en AFC, som ursprungligen är utvecklad för DSP-implementation. Vi ska med denna rapport visa för- och nackdelar med ovan nämnda utvecklingsverktyg och FPGA-implementationen. Från början var vår tanke att använda oss av parallelliteten i FPGAn, men på grund av att algoritmen är sekventiell, insåg vi snart att andra lösningar var nödvändiga. Utifrån detta experimenterade vi med nya versioner av vår ursprungliga modell. Vi lyckades implementera AFCn med den frekvens vi fann nödvändig, men vi ser inte hur vi skulle kunna förbättra prestandan tillräckligt för att den ska bli överlägsen DSP-implementationen med avseende på kapacitet, hårdvaru- och utvecklingskostnad. Vår slutsats är att utvecklingsmiljön lämpar sig bättre för mindre signalbehandlingsalgoritmer, samt att FPGAn utnyttjas bättre och är mer kostnadseffektiv med parallella algoritmer och traditionella tillämpningar såsom tillståndsmaskiner och protokoll.

New development tools for FPGA solutions have opened new design flow possibilities where creation and simulation of floating- and fixed point models and target code generation is done in the same environment. The aim with this bachelor degree project is to test a signal processing algorithm in an FPGA using such a tool. The chosen algorithm is an AFC, which was originally developed for a DSP implementation. We will with this report show the advantages and disadvantages with the development tools as well as the FPGA implementation. Originally, we wanted to make use of the parallelism of the FPGA as much as possible, but since the algorithm is sequential, we soon realised that other solutions were necessary. From this we elaborated with new versions of the original model. We managed to implement the AFC with the frequency necessary to match our requirements, though we do not see how we can improve the performance enough to become superior to the DSP implementation with respect to capacity, hardware costs and development costs.